序號(hào)
| 貨物名稱
| 招標(biāo)技術(shù)要求
|
1
| 模擬電路可靠性驗(yàn)證工具軟件：高精度數(shù)?；旌戏抡嫫?br>
| 1.1支持?jǐn)?shù)模混合電路各個(gè)不同階段的仿真工作，從RTL、Gate-Level到transistor level。支持的語言包括VHDL、Verilog、VHDL-AMS、Verilog-AMS、SPICE、SystemC、SystemVerilog以及C語言等；支持對(duì)模擬信號(hào)編寫SVA斷言。
|
1.2可以提供數(shù)百萬的混合信號(hào)電路路和全芯片快速且準(zhǔn)確的仿真，支持top-down design 和 bottom-up仿真，支持?jǐn)?shù)字邏輯的UVM方法學(xué)，支持UPF2.0。
|
1.3支持內(nèi)嵌不同設(shè)計(jì)語言的IP，支持工程師使用混合語言算法完成設(shè)計(jì)任務(wù)。
|
1.4支持直流(DC)、交流小信號(hào)(AC)和瞬態(tài)(TRAN)分析；支持噪聲(Noise)、瞬態(tài)噪聲(Transient Noise)，轉(zhuǎn)移函數(shù)(TF)和敏感性(SENSE)分析。
|
1.5支持命令行式交互界面(Iteractive)以及仿真控制腳本(ECL)；支持?jǐn)帱c(diǎn)續(xù)仿功能(Save and Restart)。
|
1.6支持參數(shù)交叉掃描(STEP)；支持DSPF、SPEF寄生參數(shù)反標(biāo)，支持電阻電容網(wǎng)絡(luò)歸并(RC Reduction)。
|
1.7支持可靠性分析(Age)；支持智能型Monte Carlo分析；支持統(tǒng)計(jì)式仿真算法；支持UCDB類型的模擬信號(hào)覆蓋率統(tǒng)計(jì)。
|
2
| 高級(jí)可靠性物理驗(yàn)證系列工具軟件：全球工業(yè)界標(biāo)準(zhǔn)的物理版圖設(shè)計(jì)規(guī)則檢查工具，與主流設(shè)計(jì)工具集成的交互驗(yàn)證界面，快速定位和調(diào)試查錯(cuò)的工具，工業(yè)界標(biāo)準(zhǔn)的物理版圖和原理圖一致性檢查工具。
| 2.1 Golden signoff工具，使用由foundry內(nèi)部開
發(fā)而非第三方開發(fā)的PDK設(shè)計(jì)套件；與foundry內(nèi)部研發(fā)使用一致的signoff流程。本系列工具包括物理版圖設(shè)計(jì)規(guī)則檢查、與主流設(shè)計(jì)工具集成的交互驗(yàn)證界面、快速定位和調(diào)試查錯(cuò)、物理版圖和原理圖一致性檢查、全芯片級(jí)高精度、晶體管級(jí)的寄生參數(shù)提取工具。
|
2.2提供針對(duì)業(yè)界主流工藝5nm及以上完整DRC檢錯(cuò)糾錯(cuò)解決方案。支持強(qiáng)制性和基于模型的物理驗(yàn)證，支持步進(jìn)驗(yàn)證檢查；提供全新的Hyper scaling處理技術(shù)；支持先進(jìn)的數(shù)據(jù)處理技術(shù)，能和各種負(fù)載平衡管理軟件完全兼容；支持設(shè)計(jì)數(shù)據(jù)直接讀寫能力，支持Tcl/tk verification format規(guī)則檢查文件。
|
2.3提供針對(duì)5nm及以上工藝的版圖和原理圖對(duì)比LVS解決方案。支持全芯片的完整物理參數(shù)考量的實(shí)際器件量測(cè)，支持更快的運(yùn)行速度；對(duì)典型BSIM3/4和PSP參數(shù)器件，支持自動(dòng)辨識(shí)和參數(shù)自動(dòng)提??；支持用戶自定義器件及參數(shù)提??；支持階層式處理技術(shù)，支持先進(jìn)的電氣規(guī)則檢查（ERC）功能。
|
2.4提供完整無縫的DRC/LVS圖像式偵錯(cuò)環(huán)境工具。支持對(duì)驗(yàn)證結(jié)果進(jìn)行按模塊、檢查、參數(shù)等分類過濾；支持層次化高亮驗(yàn)證結(jié)果，支持標(biāo)識(shí)或注釋可忽略的驗(yàn)證結(jié)果；支持以原理圖方式顯示原始網(wǎng)表及版圖網(wǎng)表；支持層次化短路糾錯(cuò)功能。
|
2.5 提供階層式全芯片寄生參數(shù)提取工具，與DRC和LVS結(jié)合成為單一驗(yàn)證及參數(shù)提取解決方案。支持晶體管級(jí)及門級(jí)之參數(shù)提取，可對(duì)重要的訊號(hào)執(zhí)行select net寄生參數(shù)提取流程；支持混合信號(hào)SOC寄生參數(shù)提取，產(chǎn)生混合信號(hào)網(wǎng)表；支持全局節(jié)點(diǎn)的短路、開路解決，特別需快速定位電源和地的短路問題，通過定義最短路徑快速找到短路點(diǎn)，并可應(yīng)用于任何兩個(gè)節(jié)點(diǎn)或多個(gè)節(jié)點(diǎn)之間的短路；具有虛擬短路調(diào)試能力。
|
2.6 設(shè)計(jì)數(shù)據(jù)直接讀寫能力，可以將DFM數(shù)據(jù)直接反標(biāo)到GDSII，OASIS，LEF/DEF, OpenAccess中。
|
2.7可根據(jù)晶圓廠提供的DFM規(guī)則文件對(duì)版圖設(shè)計(jì)進(jìn)行分析。設(shè)計(jì)團(tuán)隊(duì)分析出來的報(bào)告，進(jìn)行直觀的柱狀圖以及客觀的信息分析，從而強(qiáng)化后端DFM流程改善設(shè)計(jì)。
|
2.8能夠支持對(duì)工藝物理設(shè)計(jì)基礎(chǔ)規(guī)則的精確檢查，例如各層次的線寬，線間距，器件最小尺寸，金屬覆蓋密度等等，同時(shí)也支持對(duì)于一些復(fù)雜設(shè)計(jì)規(guī)則的檢查，例如LatchUp，Antenna等失效機(jī)制在版圖中發(fā)生的潛在風(fēng)險(xiǎn)等。支持自動(dòng)密度填充機(jī)制，以便迅速解決平坦化違反的問題，通過命令在低密度區(qū)域上自動(dòng)添加指定長(zhǎng)度、寬度以及間距的金屬化矩形。
|
3
| 自動(dòng)測(cè)試向量生成ATPG工具軟件：嵌入式ATPG生成工具和層次化掃描測(cè)試
| 3.1具有掃描診斷環(huán)境的功能，支持多種故障模型，包括stuck-at、transition和pathdelay、Bridge and cell-aware,IDDQ和User Defined fault Model等。
|
3.2支持multiple detect ATPG算法,提高測(cè)試質(zhì)量,大大降低DPM率，在保證測(cè)試質(zhì)量的前提下成百倍地減少測(cè)試向量的數(shù)目。
|
3.3通過片上PLL支持精確at-speed測(cè)試,提高測(cè)試質(zhì)量。
|
3.4利用分布式ATPG，快速產(chǎn)生高性能的測(cè)試向量；能夠支持壓縮向量直接診斷的ATPG工具，可與良品率診斷分析工具搭配使用。
|
3.5 可大大減少false和multi-cycle引起的X態(tài)的影響，確保高的測(cè)試覆蓋率。
|
3.6 MacroTest測(cè)試方法支持小規(guī)模的嵌入模塊或存儲(chǔ)器的測(cè)試向量生成，降低對(duì)被測(cè)對(duì)象的影響，同時(shí)提高提高測(cè)試覆蓋率。
|
3.7經(jīng)過ISO26262 標(biāo)準(zhǔn)認(rèn)證, 可直接用于汽車電子電路芯片設(shè)計(jì),大大節(jié)省工具認(rèn)證時(shí)間和費(fèi)用。
|
3.8 可以和良率診斷工具結(jié)合,幫助改良芯片良率,提高產(chǎn)品質(zhì)量。
|
4
| 存儲(chǔ)器電路內(nèi)建自測(cè)試電路生成工具軟件：嵌入式存儲(chǔ)器自我測(cè)試和修復(fù)
| 4.1支持快速測(cè)試和修復(fù)IP集成及BIST IP重用；提供設(shè)計(jì)算法說明。
|
4.2支持桌面式測(cè)試；支持多種測(cè)試算法，可按需要對(duì)多算法編程測(cè)試,改善測(cè)試過程。
|
4.3通過Jtag或CPU接口可進(jìn)行現(xiàn)場(chǎng)可編程的算法測(cè)試,優(yōu)化測(cè)試質(zhì)量和測(cè)試時(shí)間；提供現(xiàn)場(chǎng)算法說明。
|
4.4支持跨physical區(qū)域的任意數(shù)目的Power Domain；On-Chip全局eFuse管理支持fuse數(shù)據(jù)壓縮與編程。
|
4.5支持On-Chip測(cè)試和修復(fù)支持第三方可修復(fù)的SRAM；支持Built-in行和列高效修復(fù)分析；對(duì)測(cè)試與修復(fù),支持任意層次的并行化處理。
|
4.6支持代碼和網(wǎng)表級(jí)的自測(cè)試電路生成，進(jìn)行全套電氣規(guī)則檢查，測(cè)試規(guī)劃，系統(tǒng)頂層集成，驗(yàn)證。
|
4.7 經(jīng)過ISO26262 標(biāo)準(zhǔn)認(rèn)證, 可直接用于汽車電子電路芯片設(shè)計(jì),大大節(jié)省工具認(rèn)證時(shí)間和費(fèi)用。
|
4.8 支持系統(tǒng)在線測(cè)試(In-System-Test)MissonMode
|
5
| 大學(xué)計(jì)劃
| IC設(shè)計(jì)高級(jí)可靠性驗(yàn)證軟件包，支持35人同時(shí)使用。
|
6
| 工具軟件性能
| 支持LINUX操作系統(tǒng),必須達(dá)到的最高設(shè)計(jì)能力為14nm的最小線寬。
|
……
|
|
|
更多
